MicroControlador 8051

Componentes da Equipe

Clique aqui para ver as manchetes do DCC.

SUMÁRIO

1- Introdução

1.1- O que é um microcontrolador

1.2 - Fabricantes de Microcontroladores

1.3 – Mercado de Microcontroladores

2- SAB 8051 - Diagrama em Blocos

3- Características Gerais

4- Organização de Memória em Dispositivos SAB-51

4.1 - Separação Lógica de Memória de Programa e de Dados

4.2 - Memória de Programas

4.3 - Memória de Dados

5- O Conjunto de Instruções

5.1 - Program Status Word (PSW)

5.2 - Modos de Endereçamento

5.3 - Instruções Aritméticas

5.4 - Instruções Lógicas

5.5 - Instruções de Transferência de Dados

5.6 - Instruções Booleanas

5.7 - Instruções de Jumps

6- Ciclo de Máquina

7- Estrutura de Interrupção

7.1 - Interrupt Enable (IE)

7.2 - Prioridade de Interrupções

8- Temporizadores

9- Interface Serial

10- Principais Vantagens do Microcontrolador 8051

11- Atuais Tendências

12- Referências Bibliográficas

1- Introdução

1.1- O que é um Microcontrolador?

A partir do advento dos circuitos integrados TTL, pode-se delinear três gerações no que diz respeito à implementação de controladores.

Na primeira geração estão os projetos envolvendo circuitos integrados TTL, na sua maioria. O alto consumo de energia, a grande quantidade de chips envolvidos e a dificuldade em se realizar reengenharia tornou a segunda geração atraente aos projetistas.

O advento dos microprocessadores tornou versátil o projetos de circuitos destinados ao controle: era a segunda geração dos controladores. Boa parte das funções antes implementadas por hardware passaram a ser implementadas por software.

1.3- Mercado de Microcontroladores

WorldWide Microcontroller Shipments (in millions of dollars)

Fonte: WSTS & ICE - 1994

Na tabela acima, podemos notar que o mercado de microcontroladores tende a aumentar, principalmente os de 8 e 16 bits. Pode-se notar também que mais da metade dos negócios são efetuados com microcontroladores de 8 bits.

2 - SAB 8051 - Diagrama em Blocos

3- Características Gerais

Esse trabalho focaliza o microcontrolador da Siemens Components, Inc. mas o componente é totalmente compatível com o de outros fabricantes.

O SAB 8051 é o membro original da família SAB-51. Entre as características do SAB-8051, estão:

• CPU de 8bits otimizada para aplicações em controle.
• Alta capacidade de processamento booleano ( manipulação de variáveis de um bit ).
• 32 linhas de E/S bidirecionais e individualmente endereçáveis.
• 128 bytes de RAM interna destinada a dados
• RAM de baixo consumo de energia.
• 2 temporizadores/contadores de 16bits
• UART full duplex
• 5 estruturas de interrupção com 2 níveis de prioridade
• Clock interno
• 4 Kbytes de memória de programa interna
• 64 Kbytes de memória de programa endereçáveis
• 64 Kbytes de memória de dados endereçáveis
• Freqüência de clock entre 1.2 MHz e 12 MHz

O SAB 8051 é um microcontrolador de alta-performance que opera em +5V, construído sob a alta tecnologia Siemens MYMOS (III). O SAB 8031 difere do SAB 8051 por não ter memória ROM interna. Dessa forma, todas as instruções são buscadas na memória externa.

4- Organização de Memória em Dispositivos SAB-51

4.1- Separação Lógica de Memória de Programa e de Dados

Toda a família SAB-51 tem espaços de endereços separados para memória de programas e de dados (configuração Harvard). Essa separação permite que a memória de dados seja acessada por endereços de 8bits, podendo ser mais rapidamente manipulada pela CPU de também 8bits. Não obstante, endereços de 16bits para essa memória possam ser gerados através do registrador DPTR.

O microcontrolador pode acessar 4Kbytes de memória de programas internamente e mais 64Kbytes externamente. O dispositivo emite o sinal PSEN ( Program Store Enable) para ler a memória de programa externa.

Os 64Kbytes de Memória de Dados Externa são acessados pelo dispositivo através dos sinais RD e WR. Os sinais PSEN e RD podem ser injetados na entrada de um porta AND e a saída dessa porta utilizada como sinal de requisição de leitura a uma memória externa de dados e programas convencional.

4.2 - Memória de Programas

Na Memória de Programas estão alocadas as posições alvos de interrupções. Em cada uma dessas posições, deve iniciar a rotina que serve à respectiva interrupção. O espaçamento entre essas posições fixas é de 8bytes. Na maioria das aplicações de controle, essas rotinas cabem inteiramente nesse intervalo, de outra forma, um jump nessas posições se faz necessário.

Os primeiros 4Kbytes da Memória de Programas podem ser endereçados interna ou externamente. Se o pino EA (External Acces) estiver em nível alto, esses bytes são acessados on-chip. Levando o pino EA a nível baixo, o acesso a tais bytes é feito na memória externa.

A configuração do hardware para execução de programas externos é mostrado na Figura 1. As 16 linhas de E/S ( Portas 0 e 2) são dedicadas para desempenhar função de bus durante buscas na Memória de Programas. A Porta 0 emite o byte menos significativo do Contador de Programas (PCL). Nesse momento o sinal ALE funciona como clock para o Latch armazenando o PCL. As linhas da Porta 0 entram em estado de alta impedância. Enquanto isso, a Porta 2 emite o byte mais significativo do Contador de Programas (PCH). O Latch e a Porta 2 formam portanto o endereço necessário ao acesso da ROM externa. O sinal PSEN, em nível baixo, habilita a ROM à leitura. A Porta 0 entra no modo entrada e a instrução da ROM do correspondente endereço é enviado à essa porta.

Figura 1 – Execução a partir de memória externa.

4.3- Memória de Dados

Figura 2 – Acesso à memória de dados externa

A figura 2 mostra a configuração do hardware para o acesso de 2Kbytes de RAM externa. Neste caso a CPU está executando a partir da ROM interna. O endereço pode ter largura 1 ou 2bytes. Quando utilizando 1byte, uma ou mais outras linhas de E/S podem ser utilizadas, como mostrado na figura. Quando utilizando 2bytes de largura, o byte mais significativo é enviado pela Porta2.

O mapeamento da memória interna é mostrada Figura 3. Ela é dividida em três blocos que são referidos como Lower 128, Upper 128 e SFR. Os registradores, mapeados em memória, ocupam os primeiros 32bytes do bloco Lower, agrupados em bancos de 8 (R0 a R7). Dois bits na Palavra de Status de Programa (PSW-Program Status Word) seleciona um dos bancos. Isto permite maior eficiência no espaço do código, uma vez que, instruções que referem a registradores são menores que as instruções de endereçamento direto.

Figura 3 - Memória de dados interna

Os 16bytes acima do banco de registradores, formam o espaço de bits endereçáveis. O conjunto de instruções do SAB-51 inclui uma grande quantidade de instruções de um único bit, e os 128 bits dessa área podem ser acessados por essas instruções. O bloco Lower ocupa o intervalo de endereços de 00H até 7FH e seu mapeamento é visto na Figura 4.

Figura 4 – Região Lower 128

Todos os bytes do bloco Lower podem ser acessados direta ou indiretamente (veja seção 5.2). O bloco Upper 128, não disponível no 8051 mas sim, no 8053B, no 80515 e no 80C517, é acessado unicamente por endereçamento indireto.

O bloco SFR (Special Function Register), mostrado na Figura 5, inclui latches, timers, controle de periféricos, etc. e ocupa o espaço de endereçamento 80H a FFH. Tais registradores podem ser acessados exclusivamente por acesso direto.

Figura 5 – Região SFR ( Special Function Registers )

5- O Conjunto de Instruções

Todos os membros da família 8051 executam o mesmo conjunto de instruções classificadas como: aritméticas, lógicas, transferência de controle, transferência de dados e booleanas. Dispõem de uma variedade de rápidos modos de endereçamento à RAM interna, para facilitar operações com bytes em pequenas estruturas de dados. Suporte à variáveis de um bit também é disponível, permitindo manipulação direta em sistemas de controle e lógica que requerem processamento booleano.

5.1- Program Status Word (PSW)

Este byte, localizado no espaço SFR, contém alguns bits de status que refletem o estado da CPU. Mostrado na figura 6, contém flags Carry, Auxiliay Carry, Overflow, Paridade, dois bits (RS0 e RS1) de seleção de banco de registradores e dois bits de status definidos pelo usuário.

Figura 6 – Registrador PSW ( Program Status Word )

5.2- Modos de Endereçamento

Para acessar um dado, as instruções do microcontrolador 8051 contam com seis tipos de endereçamentos: Direto, Indireto, por Registradores, por Registrador Específico, Imediato e Indexado.

Endereçamento Direto: nesse modo, o endereço do operando é especificado por um campo de 8bits na instrução. Somente RAM de dados interna e a região SFR pode ser diretamente endereçadas.

Endereçamento Indireto: a instrução especifica um registrador que contém o endereço do operando. Ambas externa e interna RAM’s podem ser indiretamente acessadas. Se tal endereço possui 8bits, seu valor é armazenado em R0 ou R1, do respectivo banco selecionado, ou no Stack Pointer. Por outro lado, se tal endereço possui 16bits, seu valor é armazenado no registrador DPTR.

Endereçamento por Registradores: instruções que suportam um espaço de três bits em seu opcode podem acessar registradores de R0 a R7 dos bancos de registradores. Tais instruções são eficientes por eliminarem um byte de endereço. Quando uma instrução desse tipo é executada, um dos quatro bancos de registradores é selecionado pelos bits RS0 e RS1 de PSW em tempo de execução.

Endereçamento por Registrador Específico: algumas instruções são específicas a certos registradores. Por exemplo, algumas instruções sempre operam no Acumulador e, para elas, não é necessário um ponteiro. O próprio opcode é capaz de realizar tal tarefa.

Endereçamento Imediato: quando uma constante segue o opcode.

Endereçamento Indexado: somente a Memória de Programas, cuja única operação é leitura, pode ser acessada por esse modo. É usado para fazer leituras em tabelas na Memória de Programas. Um registrador de 16bits (DPTR ou PC) aponta para o início da tabela enquanto o Acumulador é ajustado para a n-ésima posição da mesma. O endereço de uma entrada para a tabela é formado pela soma entre o Acumulador e o registrador de 16bits. Uma outra aplicação desse tipo de endereçamento é na formação do endereço destino de jumps pela soma do índice e do valor do Acumulador.

5.3- Instruções Aritméticas

O conjunto de instruções 8051 pode acessar suas variáveis pelos diferentes modos de endereçamento. Por exemplo, a instrução ADD A, <byte> pode ser escrita como:

ADD A, 7FH (direto)

ADD A,@R0 (indireto)

ADD A,R7 (registrador)

ADD A,#127 (imediato)

Tabela 1 – Instruções Aritméticas

Note que qualquer byte alocado em uma posição da Memória de Dados interna pode ser incrementado ou decrementado sem precisar de ser carregado no Acumulador.

A instrução MUL AB multiplica o conteúdo do Acumulador pelo conteúdo do registrador . O produto em 16bits é colocado nos registradores A e B concatenados. A instrução DIV divide o conteúdo do acumulador pelo conteúdo do registrador B. O quociente é colocado no Acumulador e o resto no registrador B.

A instrução DA A, ajusta o resultado de uma operação BCD. Note que essa instrução não converterá um número binário em BCD mas sim, ajustará o resultado de uma operação ADD ou ADDC envolvendo valores BCD.

5.4- Instruções Lógicas

Essas instruções realizam operações booleanas ( AND, OR, Exclusive OR e NOT) bit a bit entre dois bytes. Elas podem endereçar seus operandos por diversos modos como por exemplo, a instrução ANL A, <byte>:

ANL A,7FH (direto)

ANL A,@R1 (indireto)

ANL A,R6 (por registrador)

ANL A,#53H (imediato)

Tabela 2 – Instruções Lógicas

Instruções de rotação deslocam de um bit para direita ou esquerda o conteúdo do Acumulador. Se for para esquerda, o bit LSB recebe o bit MSB, enquanto, se for para direita, o bit MSB recebe o bit LSB.

A instrução SWAP permuta os quatro bits menos significativos com os quatro bits mais significativos do Acumulador.

5.5- Instruções de Transferência de Dados

Essas instruções são divididas em três subgrupos conforme a localização do dado: na RAM interna, na RAM externa ou na Memória de Programas (Lookup Tables).

RAM interna

RAM externa

Lookup Tables

Jumps incondicionais

Jump condicionais

6- Ciclo de Máquina

Figura 7 – Sequência de Estados

Figura 8 – Ciclo de Execução em Memória de Programas Externo

7- Estruturas de Interrupção

Os microcontroladores 8051A, 80C51 e suas versões ROMless dispõem de 5 fontes de interrupção: 2 interrupções externas, 2 interrupções de temporizadores e uma interrupção por porta serial. O 8052B e o 80C52 possuem essas cinco interrupções e mais uma associada ao terceiro temporizador. Outras interrupções são disponíveis em membros mais avançados da família.

7.1-Interrupt Enable (IE)

Cada uma das fontes de interrupção pode ser habilitada ou desabilitada setando ou limpando um bit do registrador IE localizado na região SFR. Este registrador também contém um bit global que pode desabilitar todos as interrupções de uma só vez. A Figura 9 mostra o registrador IE para o 80528 e 80C52.

Figura 9 – Interrup Enable

7.2- Prioridade de Interrupções

Figura 10 – Interrupt Priority

Se requisições de interrupção de mesma prioridade são recebidas simultaneamente, uma seqüência de pooling é ativada para determinar qual interrupção será atendida.

Todos os flags de interrupção são carregados no sistema de controle de interrupção durante o Estado 5 de todo ciclo de máquina. A análise desses flags é feita no ciclo seguinte. Se um flag para uma interrupção habilitada é encontrado setado, o sistema de interrupção gera um LCALL para a correta localização na Memória de Programas a menos que uma situação de bloqueio de verifique (ex. interrupção de igual ou maior prioridade sendo atendida). Com LCALL sendo executado, o conteúdo de PC é salvo na pilha e este registrador recebe o valor do endereço inicial da rotina de interrupção.

Somente PC é automaticamente salvo na pilha. Isso permite ao programador decidir quanto tempo deve ser gasto salvando outros registradores. Como resultado, tem-se uma melhoria no tempo de resposta a uma interrupção.

8- Temporizadores

O microcontrolador 8051 conta com 2 temporizadores/contadores de 16bits para uso geral. A configuração dos temporizadores/contadores 0 e 1 é feita no registrador TMOD localizado na região SFR no endereço 89H. Se o bit C/T desse registrador é setado, o temporizador/registrador atua como contador e, se zerado, atua como temporizador.

Quando na função temporizador, o registrador de tempo, localizado na região SFR é incrementado a cada ciclo de máquina. Logo, podemos pensá-lo como um contador de ciclos de máquina. Desde que um ciclo de máquina toma 12 ciclos de clock, a resolução de contagem é 1/12 da freqüência de clock.

Quando na função contador, o registrador é incrementado a cada transição 1 para 0 do correspondente sinal externo T0 ou T1 (pino 4 ou pino 5 respectivamente da porta 3). É necessário um ciclo de máquina para detectar a transição e outro para incrementar o registrador de contagem. Portanto, a resolução de contagem é 1/24 da freqüência do sinal de entrada. É fortemente recomendado que o sinal seja aplicado no mínimo durante um ciclo de máquina completo.

Cada temporizador/contador consiste em 2 registradores de 8bits que podem ser configurados em um dos 4 possíveis modos.

• Modo 0: o registrador é configurado como um registrador de 13bits. Os bits TF0 (8DH) e TF1 (8FH) são utilizados como flags de overflow associadas às interrupções INT0 e INT1 respectivamente aos temporizadores/contadores 0 e 1.
• Modo 1: semelhante ao modo 0 com a diferença de que o registrador atua em 16bits.
• Modo 2: o registrador é configurado em 8bits com recarregamento automático, isto é, quando numa situação de overflow de TLO (8bits menos significativos), tal registrador é recarregado com o conteúdo de TLH (8bits mais significativos) cujo conteúdo permanece constante.
• Modo 3: temporizador/contador 1 é desligado enquanto o temporizador/contador 0 é utilizado como dois registradores de 8bits. A interrupção associada a TL0 é INT0 enquanto a interrupção associada a TH0 é INT1.

9- Interface Serial

O 8051 possui uma porta serial full-duplex, o significa que ela pode enviar e transmitir dados simultaneamente. Essa interface pode operar em 4 modos:

• Modo 0: (modo síncrono) 8 bits do dado serial entram e saem por RxD0. TxD0 tem como saída o sinal de clock deslocado em fase. A velocidade de transmissão é de 1/12 clock.
• Modo 1: (modo assíncrono) 10 bits são transmitidos (TxD0) ou recebidos (RxD0): 8bits de dados, 1 stop bit e 1 start bit. A velodidade de transmissão é variável.
• Modo 2: (modo assíncrono) 11 bits são transmitidos (TxD0) ou recebidos (RxD0): 1 start bit, 8bits de dados, 1bit programável pelo usuário (por exemplo: bit de paridade) e um stop bit. A velocidade de transmissão pode ser porgramável para 1/32 ou 1/64 clock
• Modo 3: (modo síncrono) exatamente como no Modo 2, porém, a velocidade de transmissão é variável.

Em cada um dos modos, a transmissão é iniciada quando da execução de uma instrução cujo registrador destino é o registrador S0BUF (endereço 99H, região SFR). A recepção é iniciada no modo 0 pela condição RI0 = 0 (endereço 98H) e REN0 = 1 (endereço 9CH), ambos localizados no registrador S0CON (endereço 98H, região SFR). Em outros modos, a recepção é iniciada quando REN0 = 1.

10- Principais Vantagens do Microcontrolador 8051

Recentemente a PHILIPS Semiconductors lançou a versão 16bits do 8051: o 80C51XA (eXtended Architecture). O conjunto de códigos mais denso não perde a compatibilidade com códigos escritos para o 8051. O XA foi uma resposta às três maiores tendências no desenvolvimento de sistemas microcontrolados: a necessidade de se ter maior processamento por Dólar, o aumento do uso de linguagens de alto nível e o crescente desenvolvimento de sofisticados sistemas operacionais multi-tarefas e de tempo real.

Entre outras características, o XA conta com baixo consumo ( 3V com capacidade de gerência de energia), endereçamento e conjunto de instruções expandidos. Com um preço de U$ 7.00 e uma razão performance por dólar superior a qualquer outro microcontrolador de 16bits, o XA resolve problemas de projeto por um inigualável preço/performance.

Inspirada no sucesso do microcontrolador 8051, a indústria usou a mesma estratégia lançando a completa família 80C51XA.

12- Referências Bibliográficas

.